TP M2 P2K7
[menuju akhir]
Modul 2 Flip - Flop (Tugas Pendahuluan Percobaan 2)
1. Kondisi [kembali]
Pada percobaan 2, kami memilih kondisi 7 yakni:
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=0, B2=clock
2. Gambar Rangkaian Simulasi [kembali]
a) Sebelum dijalankan
b) Setelah dijalankan
3. Video Simulasi [kembali]
4. Prinsip Kerja [kembali]
Pada rangkaian percobaan di atas terdapat T flip flop, dimana T flip flop ini merupakan bentuk sederhana dari J-K flip flop, makanya dibuat menggunakan J-K flip flop dan input dari kaki J dan K dihubungkan menjadi 1.
Pada rangkaian, input R-S akan aktif jika berlogika 0 atau active low. Input S dihubungkan dari B1= 0, sedangkan input R dihubungkan dari ke B0 berlogika 1. Input J-K dihubungkan menjadi satu ke VCC sehingga berlogika 1 dan B2 yang merupakan clock dihubungkan ke kaki CLK.
Pada percobaan 2 kondisi 7, didapat kondisi Set yang dimana Q=1 dan Q'=0, Hal ini terjadi karena kaki S aktif saat clock pada kondisi falltime (1 ke 0). Atau karna di kaki S berlogika 0 sehingga terjadinya aktif LOW, dan untuk input dari J-K dapat diabaikan.
Tetapi, ketika R-S berlogika 1, maka bisa ditinjau pada input J-K. Pada J-K juga terdapat Clock sehingga nanti terjadinya kondisi toogle.
5.Download [kembali]
HTML P2K7 klik disini
Rangkaian P2K7 klik disini
Video Rangkaian P2K7 klik disini
[menuju awal]
Komentar
Posting Komentar