LA M4 P1K13

LAPORAN AKHIR PERCOBAAN 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

Gambar 1.1 Jurnal Praktikum Percobaan 1

2. Alat dan Bahan [Kembali]

1. Panel DL 2203C  
2. Panel DL 2203D  
3. Panel DL 2203S 

Gambar 2.1 Panel De Lorenzo

4. Jumper

Gambar 2.2 Jumper

3. Rangkaian Simulasi [Kembali]

Gambar 3.1 Rangkaian Simulasi Percobaan 1

4. Prinsip Kerja Rangkaian [Kembali]

    Rangkaian pada percobaan 1 memiliki 4 mode shift register yaitu SISO (serial in /serial out), PISO (paralel in / serial out), SIPO (serial in/paralel out), dan PIPO (paralel in paralel out) Masing-masing shift register dapat dipilih dengan cara mengatur masukan switch pada rangkaian. Untuk memilih SISO, B3-B6 diberi logika 0 sehingga dalam keadaan ini kaki Set tidak aktif. BO dan B2 diberi logika 1 sehingga kaki Riset tidak aktif karena diberi logika 1 dan B2 terhubung ke gerbang AND maka akan menghasilkan Clock pada gerbang AND disebabkan Inputan kaki kedua gerbang AND dihubungkan ke Clock, B1 terhubung ke kaki J dan K, dimana B1 dihubungkan ke J dan B1 dihubungkan ke K sehingga menghasilkan output Set atau Riset sehingga data akan masuk satu persatu (Kondisi Set) dan keluar secara satu persatu secara serial( kondisi Reset) bergantung keluaran dari clock

    Untuk menghasilkan kondisi PISO, B3-B6-X artinya inputan datanya dapat di variasikan maka kondisi ini kaki Set-nya dapat kita aktifkan, B1 diberi logika 0 terhubung ke kaki J dan K maka akan menghasilkan kondisi Riset, BO diberi logika 1 terhubung ke riset, sehingga kaki Riset tidak aktif, B2 diberi logika 1 yang terhubung ke kaki pertama gerbang AND sehingga dapat memberikan clock pada kaki C dan kaki J dan K dapat berfungsi, maka data akan keluar secara serial atau satu persatu ini disebabkan karena kondisi Riset pada flip-flop yang dipengaruhi oleh Clock.

    Untuk menghasilkan kondisi SIPO, B3-B6 diberi logika 0, maka kaki Set tidak aktif, BO diberi logika 1 maka kaki Reset tidak aktif, sehingga output dikendalikan oleh kaki J dan K dengan syarat C terhubung ke clock, dan kita dapat memvariasikan datanya dengan memvariasikan B3-B4 selanjutnya B2 kita diberi logika 1 maka data akan masik secara serial, selanjutnya pada saat B3-B6 kita logika 0 semuanya selanjutnya B2 juga kita beri logika 0 maka data akan keluar secara paralel. Untuk menghasilkan kondisi PIPO kita dapat memvariasikan B3-B6 = X kondisi untuk mengambil data akan aktif pada kondisi

    Set apabila diberi logika 1, B0 diberi logika 1 sehingga kaki Reset tidak aktif, B2 diberi logika 0 yang terhubung ke gerbang AND, karena B2-0 maka clcock tidak aktif sehingga data atau output flip-flop dipengaruhi oleh kaki R dan S, sehingga data akan masuk dan keluar secara paralel dikarenakan clock tidak aktif atau berlogika 0 sesuai dengan inputan biner B3-B6

   

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

    Berdasarkan data percobaan yang diperoleh saat praktikum terdapat 4 kondisi pada percobaan ini, yaitu: 

1. Kondisi 1: B3-B6=0, BO dan B2 = 1, B1=X. 

2. Kondisi 2: B3-B6-0, B * 1 = X , BO = 1 B2= Falling. 

3. Kondisi 3: B3-B6-X, B * 1 = 0 , BO dan B * 1 = 1. 

4. Kondisi 4: B3-B6X, B * 0 = 1 B1 dan B * 2 = 0

    Berdasarkan data percobaan B3' - B6' dihubungkan ke pin Set, switch B0 dihubungkan ke pin Reset, Switch B1 ke pin J dan nanti B1' ke kaki k Pada Flip-Flop pertama (Q1). Untuk Flip-Flop selanjutnya output Q1 (Q) dihubungkan ke pin J dan Q' ke pin K. Switch B2 dihubungkan ke salah satu kaki gerbang AND terhubung ke Clock pada Flip-Flop Q1-Q4. Selanjutnya untuk output dari kondisi 1 - 4, sebagai berikut.

Kondisi 1: B3-B6=0, BO dan B2 = 1, B1=X

    Dimana pada kondisi ini, B3-B6 terhubung ke kaki Set yang aktif apabila berlogika nol (0), namun karena dihubungkan ke B3'-B6' maka kaki Set akan aktif apabila diberi logika 1, sehingga dalam keadaan ini kaki Set tidak aktif. Switch BO terhubung ke kaki Riset yang aktif apabila diberi logika 0, namun pada kondisi ini B0=1, jadi untuk pin Reset tidak aktif (aktif Low). Sehingga untuk output ditinjau dari kaki J dan K dengan syarat harus terhubung dengan Clock.

    Switch B2 terhubung ke kaki pertama gerbang AND, dimana gerbang AND ini terhubung ke kaki C masing- masing flip-flop, prinsip dari gerbang AND ini yaitu apabila inputannya semua berlogika 1 maka akan menghasilkan Clock pada gerbang AND disebabkan Inputan kaki kedua gerbang AND dihubungkan ke Clock. Switch B1 terhubung ke kaki J dan K, dimana B1 dihubungkan ke J dan B1' dihubungkan ke K sehingga menghasilkan output Set atau Riset. Pada kondisi ini data akan masuk satu persatu( Kondisi Set) dan keluar secara satu persatu secara serial( kondisi Reset) bergantung keluaran dari clock. [SISO ] 

Kondisi 2: B3-B6-0, B * 1 = X , BO = 1 B2= Falling

    Dimana pada kondisi ini, switch B3-B6 diberi logika 0, maka kaki Set tidak aktif. Switch BO diberi logika 1 maka kaki Reset tidak aktif, sehingga output ditinjau dari kaki J dan K dengan syarat adanya terhubung ke Clock. Switch B1 = X (kondisi don't care), terhubung ke kaki J dan K, dimana input B1 dihubungkan ke kaki J dan B1' dihubungkan ke K sehingga menghasilkan output Set atau Riset.

    Switch B2=falling yang terhubung ke kaki pertama gerbang AND, sedangkan kaki kedua gerbang AND dihubungkan ke Clock, sehingga pada kondisi awal inputan data saat B2 berlogika 1, maka data akan masuk secara satu persatu dan saat falling (1 ke 0) akan berlogika 0, maka kaki C akan berlogika 0 sehingga kaki J dan K tidak aktif. Sedangkan kaki R dan S juga tidak aktif. Maka kondisi ini akan menghasilkan output Not Change atau tidak berubah artinya data akan keluar secara paralel/serentak. Pada kondisi ini data masuk satu persatu dan outputnya langsung mengeluarkan semua data secara serentak. Atau biasa disebut Serial In, Paralel Out [SIPO].

Kondisi 3: B3-B6-X, B * 1 = 0 , BO dan B * 1 = 1

    Dimana Pada kondisi ini, B3-B6=X (don't care), maka kondisi ini kaki Set-nya dapat kita aktifkan dan dapat kita matikan. B1=0 terhubung ke kaki J dan K, dimana B1 ke J dan B1' ke K sehingga B1=0, maka akan menghasilkan kondisi Reset dengan syarat harus terhubung ke clock. BO = 1 terhubung ke riset, sehingga kaki Riset tidak aktif.

    B2=1 yang terhubung ke kaki pertama gerbang AND, sehingga dapat memberikan Clock pada input pin Clock Flip-Flop, yang dapat mengaktifkan J-K Flip-Flop. Pada kondisi ini data akan masuk secara paralel B3-B6 diberi logika 1 dan pada saat B3-B6 diberi logika 0 maka data akan keluar secara serial atau satu persatu ini disebabkan karena kondisi Riset pada flip-flop yang dipengaruhi oleh Clock. [PISO]

Kondisi 4: B3-B6X, B * 0 = 1 B1 dan B * 2 = 0

    Dimana pada kondisi ini, B3-B6 = X (don't care). Kondisi untuk mengambil data akan aktif pada kondisi Set apabila diberi logika 1. BO=1 terhubung ke kaki Riset, sehingga kaki Reset tidak aktif. B1=0 terhubung ke kaki J dan K, sehingga pada saat B1=0 akan mengeluarkan kondisi Riset dengan syarat C harus terhubung dengan Clock. B2=0 yang terhubung ke gerbang AND, karena B2=0 maka Clock tidak aktif sehingga data atau output flip-flop dipengaruhi oleh kaki R dan S. Pada kondisi ini data akan masuk dan keluar secara paralel dikarenakan Clock tidak aktif atau berlogika 0 sesuai dengan inputan biner B3-B6. [PIPO]

7. Link Download [Kembali]

HTML Percobaan 1 klik disini

Video Rangkaian Percobaan 1 klik disini

Datasheet Switch klik disini

Datasheet LED klik disini