LA M3 P2K7
LAPORAN AKHIR PERCOBAAN 2 (M3 COUNTER)
Percobaan 2a
Pada percobaan 2a, digunakan rangkaian counter asyncronous dengan 6 saklar SPDT [B0,B1,B2,B3,B4,B5,B6] sebagai input dari IC, yaitu IC 74LS90 dan IC 7493. IC 74LS90 memiliki 6 input dan 4 output, di mana 2 output terhubung ke clock dan 4 lainnya ke power. Kaki CKA dan CKB dihubungkan ke clock, kaki R0(1) ke B0, kaki R0(2) ke B1, kaki R9(1) ke B2, dan kaki R9(2) ke B3 pada saklar SPDT. Sementara itu, IC 7493 memiliki 4 input, 2 terhubung ke power dan 2 lainnya ke clock, dengan kaki CKA dan CKB dihubungkan ke clock, R0(1) ke B4, dan R0(2) ke B5. Pada rangkaian ini untuk sumber CLK A dan B berasal dari sumber yang sama. Sehingga untuk rangkaian percobaan 2a ini outputnya tidak beraturan. Karna seharusnya CLK B bernilai setengah dari CLK A. Rangkaian ini bersifat fall time (aktif low), yang berarti mereka aktif saat menerima input 0. Dalam rangkaian ini, output akan berubah secara bergantian antara kondisi 0 dan 1.
Percobaan 2b
Pada percobaan 2b, juga digunakan rangkaian counter asyncronous dengan 6 saklar SPDT [B0,B1,B2,B3,B4,B5,B6] sebagai input dari IC 74LS90 dan IC 7493.IC 74LS90 memiliki 6 input dan 4 output, dengan 2 di antaranya terhubung ke clock dan 4 lainnya ke power. Kaki CKA dan CKB dihubungkan ke clock, kaki R0(1) ke B0, kaki R0(2) ke B1, kaki R9(1) ke B2, dan kaki R9(2) ke B3 pada saklar SPDT. IC 7493 memiliki 4 input, dengan 2 di antaranya ke power dan 2 lainnya ke clock. Kaki CKA dan CKB dihubungkan ke clock, R0(1) ke B4, dan R0(2) ke B5. Pada rangkaian ini untuk sumber CLK A dan B tidak berasal dari sumber yang sama. Sehingga untuk rangkaian percobaan 2b ini outputnya beraturan. Karna CLK B bernilai setengah dari CLK A. Rangkaian ini bersifat fall time (aktif low), yang berarti mereka aktif saat menerima input 0. Dalam rangkaian ini, output akan berubah secara bergantian antara kondisi 0 dan 1.
7. Link Download [Kembali]
Komentar
Posting Komentar