LA M3 P1K3
LAPORAN AKHIR PERCOBAAN 1 (M3 COUNTER)
2. Alat dan Bahan
[Kembali]
Gambar 2. Module D'Lorenzo
Gambar 3. Jumper
1. Panel DL 2203C.
2. Panel DL 2203D.
3. Panel DL 2203S.
4. Jumper.
Gambar 5. Rangkaian Simulasi sebelum di run
Gambar 6. Rangkaian Simulasi setelah di run
4. Prinsip Kerja Rangkaian
[Kembali]
Prinsip kerja pada rangkaian 1, setelah semua terhubung sesuai dengan gambar, maka ketika akan dijalankan sumber akan memasuki beberapa inputan IC 74LS112 yang dimana inputan pada JK akan didapat dari sumber [membentuk T-flip-flop]. Lalu SR nya juga terhubung dengan sumber yang dimana akan membentuk kondisi toogle. Sehingga jika inputan clock masuk akan membentuk sistem counting berdasarkan pengambilan ouput dari IC sebelumnya (antara Q atau Q') yang menenentukan tipe dari counter tersebut.
Jadi, Untuk rangkaian ini secara rincinya yaitu: Pada rangkaian ini menggunakan 4 JK flip-flop berupa IC 74LS112 yang mana output dari flip flop dihubungkan dengan LogicProbe di masing masing JK flip flopnya dan diparalalelkan dengan IC 74LS447. Diketahui bahwa clock pada flip flop ini dalam keadaan aktif low. Saat inputan JK dihubungkan langsung dengan power supply, maka secara otomatis JK akan berinputan 1 dan akan mengalami kondisi toggle. Karena inputannya 1 maka output dari Q akan bernilai 0, dimana output ini akan menjadi inputan clock di JK2. Dikarenakan dari output Q1 tadi tidak terjadi perubahan, maka JK2 secara otomatis tidak aktif dan outputnya akan seperti inputannya. Begitu pula pada JK3 dan JK4 akan tetap tidak aktif.
Saat kondisi berikutnya, clock dasar mengalami fall time sehingga JK1 aktif dan menyebabkan kondisi toggle pada JK. output dari Q1 berubah menjadi 1 yang akan menjadi inputan di clock JK2. Karena JK merupakan aktif low, maka saat diberikan inputan 1 maka JK2 tidak aktif dan outputnya akan sama dengan inputannya. Hal ini akan berlanjut hingga batas yang tak ditentukan.
Gambar 7. Tabel Kebenaran
Percobaan 1
1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR nya dihubungkan ke ground ketika SR aktif Low?
Jawab:
Berdasarkan data percobaan, untuk input S nya dihubungkan ke sumber volt dan input nya dihubungkan ke ground. Dan didapatlah output dari 0000 - 1111 secara berurutan.
Ketika input SR sama-sama dihubungkan ke ground aktif bow terjadilah inputan J danK atau JK Flip Flop berada di kondisi terlarang. Hal ini menyebabkan nilai output Flip Flop menjadi outputnya Q=1, Q'=1 yang berarti semua Flip Flopnya outputnya menjadi 1 pada semua logicprobe.
2. Apa yang terjadi, jika output Q' masing-maring Flip-Flop dihubungkan ke input clock Flip-Flop selanjutnya?
Jawab:
Berdasarkan data porcobaan, Output Q dari Flip-Flop dihubungkan ke input CLK Flip-Flop selanjutnya, didapatkan output dari [0000-1111], dimana output ini dihitung dari yang terendah ke yang tertinggi. Yang merupakan jenis dari counter up.
Ketika Output Q' masing-masing pada Flip-Flop dihubungkan ke input CLK Flip-Flop selanjutnya, didapat output dari [1111-0000]. Bisa dilihat nilainya kebalikan dari output Q yang dihubungkan ke Flip-Flop solanjutnya. Untuk nilainya berarti dari tertinggi ke terendah, yang merupakan counter down. Jikalau output Q' dan Q sama-sama dihubungkan rangkaian akan error.
Komentar
Posting Komentar